Tiểu luận Phân tích kiến trúc PCI Bus

ông có yêu cầu hiện tại. Trọng tài có thể loại bỏ GNT # vào bất kỳ lúc nào. Một thiết bị mất GNT # có thể hoàn thành giao dịch hiện tại, nhưng không thể bắt đầu một (bằng cách xác nhận FRAME #) trừ khi nó quan sát GNT # đã khẳng định chu kỳ trước khi nó bắt đầu. Trọng tài cũng có thể cung cấp GNT # bất kỳ lúc nào, kể cả trong giao dịch của một bậc thầy khác. Trong một giao dịch, một trong hai FRAME # hoặc IRDY # hoặc cả hai đều được khẳng định; khi cả hai bị bỏ lại, xe buýt không hoạt động. Một thiết bị có thể bắt đầu một giao dịch bất cứ lúc nào mà GNT # được khẳng định và xe buýt đang nhàn rỗi. 3.6.3 Giai đoạn địa chỉ Một giao dịch PCI bus bắt đầu với một giai đoạn địa chỉ. Người khởi tạo, thấy rằng nó có GNT # và bus đang nhàn rỗi, sẽ đưa địa chỉ đích đến các đường AD [31: 0], lệnh liên quan (ví dụ như đọc bộ nhớ, hoặc viết I / O) trên C / BE [3 : 0] # dòng, và kéo FRAME # thấp. Mỗi thiết bị khác kiểm tra địa chỉ và lệnh và quyết định có đáp ứng như là mục tiêu bằng cách khẳng định DEVSEL #. Một thiết bị phải trả lời bằng cách khẳng định DEVSEL # trong vòng 3 chu kỳ. Các thiết bị hứa hẹn đáp ứng trong vòng 1 hoặc 2 chu kỳ được cho là có "fast DEVSEL" hoặc "DEVSEL trung bình", tương ứng. (Trên thực tế, thời gian để đáp ứng là 2,5 chu kỳ, vì các thiết bị PCI phải truyền tải tất cả các tín hiệu nửa chu kỳ sớm để chúng có thể nhận được ba chu kỳ sau đó). Lưu ý rằng thiết bị phải chốt địa chỉ trong chu kỳ đầu; người khởi tạo được yêu cầu phải xoá địa chỉ và lệnh khỏi xe buýt trong chu kỳ tiếp theo, ngay cả trước khi nhận được phản hồi DEVSEL #. Thời gian bổ sung chỉ có sẵn để giải thích địa chỉ và lệnh sau khi nó được bắt. Vào chu kỳ thứ năm của giai đoạn địa chỉ (hoặc sớm hơn nếu tất cả các thiết bị khác có DEVSEL trung bình hoặc nhanh hơn), thì một "giải mã subtractive" bắt được cho một số phạm vi địa chỉ. Điều này thường được sử dụng bởi một cây cầu buýt ISA cho các địa chỉ trong phạm vi của nó (24 bit cho bộ nhớ và 16 bit cho I / O). Vào chu kỳ thứ sáu, nếu không có phản hồi, người khởi tạo có thể huỷ bỏ giao dịch bằng cách deasserting FRAME #. Đây được gọi là hủy bỏ abort chủ và thường là đối với các cây cầu giao tiếp PCI để trả về tất cả các dữ liệu (0xFFFFFFFF) trong trường hợp này. Do đó các thiết bị PCI thường được thiết kế để tránh sử dụng giá trị tất cả trong sổ đăng ký trạng thái quan trọng, do đó lỗi này có thể dễ dàng phát hiện bằng phần mềm. 3.6.4 Các giai đoạn dữ liệu Sau giai đoạn địa chỉ (cụ thể, bắt đầu với chu kỳ mà DEVSEL # đi thấp) xuất hiện một burst của một hoặc nhiều giai đoạn dữ liệu. Trong mọi trường hợp, bộ khởi tạo các tín hiệu chọn active-byte thấp trên dòng C / BE [3: 0] #, nhưng dữ liệu trên AD [31: 0] có thể được kích hoạt bởi bộ khởi (trong trường hợp viết) hoặc mục tiêu (trong trường hợp đọc). Trong các giai đoạn dữ liệu, các dòng C / BE [3: 0] # được giải nghĩa là kích hoạt-thấp byte cho phép. Trong trường hợp viết, các tín hiệu được khẳng định chỉ ra rằng trong bốn byte trên bus AD sẽ được ghi vào vị trí địa chỉ. Trong trường hợp của một bài đọc, chúng chỉ ra các byte nào mà người khởi tạo quan tâm. Đối với các lần đọc, luôn luôn là hợp pháp để bỏ qua các tín hiệu bật byte và đơn giản trả về tất cả 32 bit; các tài nguyên bộ nhớ cacheable được yêu cầu luôn trả về 32 bit hợp lệ. Các byte cho phép chủ yếu hữu ích cho I / O không gian truy cập nơi mà đọc có tác dụng phụ. Một giai đoạn dữ liệu với tất cả bốn dòng C / BE # được deasserted được cho phép một cách rõ ràng theo tiêu chuẩn PCI, và không có hiệu lực đối với mục tiêu khác ngoài việc thúc đẩy địa chỉ trong quá trình truy cập burst đang tiến hành. Giai đoạn dữ liệu tiếp tục cho đến khi cả hai bên đã sẵn sàng để hoàn tất quá trình chuyển tiếp và tiếp tục đến giai đoạn dữ liệu kế tiếp. Người khởi xướng khẳng định IRDY # (Người khởi xướng đã sẵn sàng) khi không còn phải đợi nữa, trong khi mục tiêu khẳng định TRDY # (đã sẵn sàng). Cho dù bên nào đang cung cấp dữ liệu phải lái nó trên bus AD trước khi xác nhận tín hiệu sẵn sàng của nó. Khi một trong những người tham gia khẳng định tín hiệu sẵn sàng của nó, nó có thể không trở nên không sẵn sàng hoặc thay đổi các tín hiệu điều khiển của nó cho đến khi kết thúc giai đoạn dữ liệu. Người nhận dữ liệu phải chốt toàn bộ bus AD mỗi chu kỳ cho đến khi nó thấy cả hai IRDY # và TRDY # khẳng định, đánh dấu sự kết thúc của giai đoạn dữ liệu hiện tại và chỉ ra rằng dữ liệu đã được latched là từ cần truyền. Để duy trì tốc độ bung đầy đủ, người gửi dữ liệu sau đó có chu kỳ nửa chu kỳ sau khi nhìn thấy cả IRDY # và TRDY # đã khẳng định lái xe từ tiếp theo lên xe buýt AD. Điều này tiếp tục chu trình địa chỉ được minh họa ở trên, giả sử một chu trình địa chỉ duy nhất với DEVSEL trung bình, vì vậy mục tiêu đáp ứng đúng thời gian cho đồng hồ 3. Tuy nhiên, vào thời điểm đó, cả hai bên đã sẵn sàng để truyền dữ liệu. Đối với đồng hồ 4, bộ chủ đã sẵn sàng, nhưng mục tiêu không. Trên đồng hồ 5, cả hai đều đã sẵn sàng và truyền dữ liệu diễn ra (như được chỉ ra bởi các đường thẳng đứng). Đối với đồng hồ 6, mục tiêu đã sẵn sàng để chuyển, nhưng khởi không. Trên đồng hồ 7, người khởi tạo đã sẵn sàng và dữ liệu được truyền. Đối với đồng hồ 8 và 9, cả hai bên vẫn sẵn sàng để truyền dữ liệu và dữ liệu được truyền ở tốc độ tối đa có thể (32 bit mỗi chu kỳ đồng hồ). Trong trường hợp đồng hồ đọc, đồng hồ 2 được dành riêng để xoay bus AD, do đó, mục tiêu không được phép truyền dữ liệu trên xe buýt ngay cả khi nó có khả năng nhanh chóng DEVSEL. 3.6.5 Kết thúc giao dịch  Một bên có thể yêu cầu kết thúc burst sau giai đoạn dữ liệu hiện tại. Các thiết bị PCI đơn giản không hỗ trợ cụm từ đa ngữ sẽ luôn yêu cầu điều này ngay lập tức. Ngay cả các thiết bị hỗ trợ burst sẽ có một số giới hạn về chiều dài tối đa mà chúng có thể hỗ trợ, chẳng hạn như sự kết thúc của bộ nhớ địa chỉ của chúng. Chương 4. Một số cấu trúc Bus và một số chuẩn Bus mở rộng 4.1 Bus PC/XT Là Bus ra đời phục vụ cho VXL 8086 và cơ sở là máy tính PC XT. - Hoạt động ở tần số 4,47 MHz. - Độ rộng bit dữ liệu là 8 bit. - Băng thông tối đa là 8,83MBps. - Có 20 đường địa chỉ quản lý 1MB bộ nhớ. - Khe cắm có 2 hàng chân gồm 62 tiếp điểm. 4.2 Bus EISA (Extended ISA) Đây là chuẩn mở rộng của ISA. - Hoạt động ở tần số 8,83 MHz. - Độ rộng bit dữ liệu là 32. - Băng thông tối đa là khoảng 33,32 MBps. - Có 24 đường địa và 8 đường mở rộng đến 4GB bộ nhớ. EISA tương thích hoàn toàn cho ISA. 4.3 Bus MCA (Micro Channel Architecture) Chuẩn đầu tiên được IBM công bố vào tháng 4 năm 1987, không tương thích với Bus ISA. - Có thể hoạt động với 32 bit dữ liệu. - Tần số hoạt động 10 MHz. - Băng thông đạt 20 MBps. 4.4 Bus PCI (Peripheral Component Interconnect) Là loại Bus có tốc độ tương đối cao và phổ biến thay thế cho ISA và EISA. Và là Bus cục bộ: - Hoạt động ở tần số 33 MHz, sau đó được nâng cấp lên 66 MHz (phiên bản PCI 2.1). - Độ rộng bit dữ liệu là 32 và 64bit. - Băng thông tối đa là khoảng 66 MBps. - Bus này kết nối với Bus vi xử lí thông qua 1chip cầu nối đặc biệt là cầu PCI. - Cho phép thiết kế tối đa 5 cổng mở rộng. Thông thường có 3 đến 4 khe cắm trên bản mạch chính là: card màn hình, điều khiển ổ đĩa, cầu chuyển sang ISA và các mạch khác. 4.4 Bus VL (VESA local Bus) Bus VL cũng giống như PCI nhưng Bus VL hoạt động ở tần số 50MHz cho nên băng thông cực đại có thể lên tới 107Mbps. Về cơ bản băng thông của Bus VL và PCI cao lý do là phụ thuộc xung nhịp của vi xử lí nên tránh được hiện tượng thắt cổ chai” 4.5 Bus FireWire Firewire hay còn gọi là IEE-1394 là Bus cho phép thiết bị ngoại vi trao đổi dữ liệu với máy tính theo kiểu nối tiếp. Băng thông tối đa đạt 400Mbps, Bus nối tiếp nhanh sau USB 2.0. Một Bus Firewire có thể nối được tối đa 63 thiết bị ngoại vi với nhau. Để kết nối với máy tình qua chuẩn IEEE-1394 cần phải có card mạng (NIC) cho mỗi máy và nếu có hơn 2 máy thì phải cần hub hoặc switch. KẾT LUẬN Chiếc máy tính ngày nay đã có vô số những cải tiến: thông minh hơn, nhỏ gọn hơn, tốc độ nhanh hơn, hiệu năng vượt trội hơn, tiết kiệm năng lượng hơn...Để đáp ứng được những yêu cầu đó, hệ thống Bus cũng phải được cải tiến không ngừng. Hàng loạt chuẩn giao tiếp mới ra đời với kích thước nhỏ gọn hơn, tính tương thích cao hơn, tốc độ truyền tải tăng lên đáng kể, độ trễ và độ cản trở được hạn chế tối đa có thể. Việc nắm bắt được sự cải tiến đó giúp chúng ta dễ dàng trong việc lựa chọn được những thiết bị phần cứng phù hợp với những chuẩn giao tiếp mà chiếc máy tính thân yêu của mình hỗ trợ, từ đó giúp chúng ta tận dụng tối đa những tiến bộ của khoa học công nghệ đồng thời tiết kiệm chi phí và mang lại hiệu quả sử dụng tối đa. Dưới sự hướng dẫn của thầy Nguyễn Tuấn Tú, chúng em thực hiện đề tài này để mang tới cho các bạn một cách tiếp cận vấn đề “Kiến Trúc PCI bus” đơn giản và hiệu quả hơn. Như đã nói trên, đề tài của chúng em chỉ là tiêu biểu của một trong số rất nhiều những cách thức tiếp cận vấn đề “Phân tích kiến trúc PCI bus” thực sự có hiệu quả, mang lại những hiểu biết sâu hơn, đồng thời giúp mọi người có cách nhìn đúng đắn hơn vè vị trí và vai trò của hệ thống PCI Bus trong máy tính. Tuy có sự hạn hẹp cả về mặt thời gian vả trình độ nhưng với đề tài này, chúng em đã cố gắng hết sức để có thể hoàn thành các yêu cầu đặt ra, bao gồm: Khái niệm về bus và các loại bus Sự xuất hiện và lịch sử của PCI bus Các đặc tính, thông số kĩ thuật của PCI bus Một số cấu trúc bus và bus chuẩn mở rộng Bài tiểu luận của nhóm chúng em đến đây là kết thúc, nhóm em rất cám ơn thầy đã bỏ chút thời gian quý báu để đọc bài của nhóm em, vẫn biết bài của chúng em sẽ còn nhiều điều sai sót chúng em mong thầy sẽ giúp đỡ chúng em có thể hoàn thiện bài tập này hơn nữa.Chúng em xin chân thành cảm ơn!