Thiết kế logic số (VLSI design) (tiếp)

Thiết kế logic số (VLSI design)Bộ môn KT Xung, số, VXLquangkien82@gmail.comhttps://sites.google.com/site/bmvixuly/thiet-ke-logic-so08/20122/10Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.comThời lượng: 3 tiết bài giảngMục đích: Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của khối cộng, khối dịch.Nội dung: Khối cộng thấy nhớ trước. Khối dịch không sử dụng toán tử.Mục đích, nội dung3/10Serial AdderĐánh giá hiệu quả của sơ đồ thiết kế?Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com4/10DefinitionĐn1: Một lớp trễ (level) là độ trễ của một cổng logic bất kỳ 2 đầu vào.Đn2:Cổng tương đương là một cổng logic bất kỳ 2 đầu vào.Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com5/10Serial AdderTài nguyên 5 x NTốc độ 2 x N +1Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com6/10Carry generation & Carry propogationgi = ai and bi = ai.bi – carry generation gi = 1 (ai, bi =1) - bit nhớ sinh ra ở vị trí thứ i của chuỗi nhớ pi = ai or bi = ai + bi carry propogation. pi = 1 - tại vị trí thứ i sẽ cho phép bit nhớ ở phía trước nếu có lan truyền qua.Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com7/10Calculation carry based on P & Gc0 = g0 + Cin.P0c1 = g1 + g0.p1 + Cin.p0.p1 = g1 + c0 .p1 c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2 = g2 + c1 .p2 c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3 = g3 + c2 .p3 Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com8/10Calculation carry based on P & Gc0 = g0 + Cin.P0c1 = g1 + g0.p1 + Cin.p0.p1 = g1 + c0 .p1 c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2 = g2 + c1 .p2 c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3 = g3 + c2 .p3 Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com9/10CLAg0 = g0g01 = g1 + g0.p1g02 = g2 + g0.p1.p2 + g1.p2g03 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3 p0 = p0p01 = p0 . p1p02 = p0 . p1. p2 p03 = p0 . p1 . p2 . p3Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com10/10CLAChương III: Thiết kế các khối số thông dụng quangkien82@gmail.com11Câu 1: Tiêu chí nào trong thiết kế mạch số tích hơp thường được ưu tiên nhất. Tài nguyên sử dụng, và tốc độ của khối thiết kế.Thuật toán thiết kếTốc độ của khối thiết kế. Hiệu suất làm việc của khối thiết kế.Trắc nghiệmChương III: Thiết kế các khối số thông dụng quangkien82@gmail.com 12Trắc nghiệmCâu 2: Ưu điểm chính của khối cộng dùng thuật toán nối tiếp (Serial Adder)Sử dụng ít tài nguyên.Sử dụng ít tài nguyên và dễ thiết kếCó cấu trúc thiết kế đơn giản, ít gây ra lỗi chức năng.Tổng được tính ra nhanh chóng chính xác.Chương III: Thiết kế các khối số thông dụng quangkien82@gmail.com13Trắc nghiệmCâu 3: Nhược điểm chính của khối cộng dùng CLASử dụng nhiều tài nguyên logic.Có cấu tạo phức tạp, gây khó khăn cho quá trình thiết kếKhó mô tả và khó kiểm traKhông thể chia nhỏ thiết kế và cần thiết kế lại nếu thay đổi độ rộng bit của các hạng tử đầu vàoChương III: Thiết kế các khối số thông dụng quangkien82@gmail.com14Trắc nghiệmCâu 4: Nguyên lý cơ bản để tăng tốc cho khối cộng dùng thuật toán CLATính trước các bit nhớ ở các các vị trí trọng số cao trong khi chờ bit nhớ của các vị trí trọng số thấp xác định. Chia chuỗi bit nhớ thành các giai đoạn và tính toán tối đa các giá trị cần thiết độc lập trong từng giai đoạn đó.. Ngắt sự lệ thuộc tự nhiên của các bit nhớ trong chuỗi với nhauSử dụng biến đổi toán học để xây dựng sơ đồ tính bit nhớ không lệ thuộc trực tiếp vào nhauChương III: Thiết kế các khối số thông dụng quangkien82@gmail.com