Nguyên lý kỹ thuật điện Chương 7 Trộn tần

h− vậy dải giữ chập của hệ là ( 4f ữ 2f ) và dải bắt chập ( 1f ữ 3f ). Do đặc tuyến biến đổi tần số - điện áp nh− trên của PLL có tính chọn lọc với tần số trung tâm of của VCO, nó chỉ phản ứng với những tần số tín hiệu vào sai lệch với of và BfΔ hoặc GfΔ . 2 )( 13 fffB −=Δ và 2 )( 42 fffG −=Δ , tùy theo mạch bắt đầu có hay không có điều kiện bắt chập pha ban đầu. Sự tuyến tính của đặc tr−ng biến đổi tần số sang điện áp của PLL, chỉ do hệ số biến đổi của VCO quyết định, do đó th−ờng đòi hỏi VCO có đặc tính biến đổi điện áp sang tần số ở mức độ tuyến tính cao. Hình 7.9 trình bày đ−ờng đặc tr−ng của sự phụ thuộc tần số phát của VCO vào điện áp điều khiển ud, ở đây fmax và fmin t−ơng ứng với tần số 2f và 4f , tần số giới hạn của dải giữ chập: 2 GfΔ = 2f - 4f . fmax fo fmin f VCO (kHz) Udmin Udo Udmax Ud (V) =Uo Hình 7.9. Sự phụ thuộc của tần số VCO vào điện áp điều khiển. 7.3.2. Các khối cơ bản của vòng khóa pha PLL Hệ thống PLL gồm các khối cơ bản: Bộ tạo dao động có tần số điều khiển đ−ợc (VCO, CCO), bộ tách sóng pha, bộ lọc thông thấp. Ng−ời ta th−ờng căn cứ vào sơ đồ bộ tách sóng pha, và bộ lọc thông thấp để phân biệt các PLL với nhau. Tuy nhiên sơ đồ bộ tách sóng pha vẫn đ−ợc coi là đặc tr−ng cơ bản nhất của PLL. Hình 7.10 trình bày sơ đồ khối của CMOS PLL CD-4046. 231 VCO So sánh pha II R1 R2 C1 SOURCE FOLLOWER Cấm So sánh pha I14 3 4 6 7 11 12 Lối ra so sánh pha I Lối vào so sánh VDD Lối ra so sánh pha II Lối ra xung pha Lối vào VCO 5 VSS R3 VSS C R Bộ lọc tần số thấp 16 Lối ra Lối ra giải điều chế FM VSS 8 15 VSS Lối vào tín hiệu 2 13 1 9 10 Hình 7.10. Sơ đồ khối của vòng bám pha CMOS PLL CD-4046. CD-4046 là vi mạch đơn khối gồm 16 chân. Bao gồm: máy phát điều khiển bằng điện áp VCO công suất thấp, tuyến tính, và hai bộ so sánh pha có cùng bộ khuếch đại tín hiệu vào, cùng một lối vào so sánh. Diode ổn áp có điện áp u2 = 5,2V để tạo ra điện áp một chiều ổn định dùng để điều chỉnh nếu cần thiết. VCO đ−ợc nối trực tiếp hoặc qua bộ chia tần tới bộ tách sóng pha. Bộ lọc thông thấp đ−ợc nối ở mạch ngoài để có thể thay đổi cấu trúc của hệ trong từng ứng dụng cụ thể. Sau đây chúng ta xết các khối. 1. Bộ tách sóng pha (bộ so sánh pha) Bộ tách sóng pha có nhiệm vụ cho ra một tín hiệu phụ thuộc vào hiệu pha hoặc hiệu tần số của hai tín hiệu vào. Các tín hiệu vào th−ờng là tín hiệu hình sin hoặc dãy xung chữ nhật. Ng−ời ta phân biệt tách sóng pha tuyến tính và tách sóng pha phi tuyến (tách sóng pha số). Bộ tách sóng pha tuyến tính th−ờng đ−ợc thực hiện bởi mạch nhân t−ơng tự. Tín hiệu ra của nó tỉ lệ với biên độ các tín hiệu vào. Bộ tách sóng pha số đ−ợc thực hiện bởi các mạch số (AND, OR, NOT, XOR,...). Tín hiệu vào của nó là dãy xung chữ nhật. Tín hiệu ra không phụ thuộc vào biên độ tín hiệu vào, mà nó phụ thuộc vào tần số và pha của các tín hiệu vào. Công nghệ chế tạo CMOS khó thực hiện việc khuếch đại tín hiệu t−ơng tự, do đó thiết bị của PLL trình bày trong hình 7.10 dùng tách sóng pha. Trong sơ đồ khối của nó có hai bộ tách sóng pha. Cả hai bộ tách sóng cùng chung bộ khuếch đại lối vào và cùng đ−ợc nối với lối vào so sánh. a) Bộ tách sóng pha I (Bộ so sánh pha I) Bộ tách sóng pha I là mạch hoặc tuyệt đối (XOR), mạch này hoạt động t−ơng ứng với tín hiệu 232 ng−ỡng của bộ trộn cân bằng. Để đạt đ−ợc dải chập lớn nhất, các xung ở lối vào tín hiệu và lối vào so sánh phải là các xung vuông có độ rộng xung bằng độ cấm xung. Khi không có tín hiệu ở lối vào, ở lối ra của bộ so pha I (tách sóng pha) có điện áp bằng 2 DDV . Bộ lọc thông thấp nối với lối ra của bộ tách sóng pha I cấp điện áp trung bình cho cực điều khiển của VCO, làm cho VCO phát ra xung vuông có tần số bằng tần số trung tâm of . Với hệ tách sóng pha I dải tần số trong đó PLL có thể thiết lập trạng thái bắt chập phụ thuộc vào dải tần số của bộ lọc thông thấp và có thể làm cho dải bắt chập lớn bằng dải giữ chập. Bộ tách sóng pha giữ cho PLL ở trạng thái giữ chập mặc dù nhiễu ở lối vào có thể rất lớn. b) Bộ tách sóng pha II (Bộ so sánh pha II) Bộ tách sóng pha II là một mạng nhớ số đ−ợc điều khiển bằng s−ờn xung. Bộ tách sóng pha II gồm 4 trigơ RS có chung cửa điều khiển và mạch ba trạng thái ở lối ra. (Có thể tìm hiểu trong các giáo trình kỹ thuật số). 2. Máy phát điều khiển bằng điện áp VCO Yêu cầu chung đối với các bộ tạo dao động có tần số điều khiển đ−ợc là quan hệ giữa điện áp điều khiển và tần số của dãy xung ra phải tuyến tính. Ngoài ra mạch phải có độ ổn định tần số cao, dải biến đổi của tần số theo điện áp vào rộng, đơn giản, dễ điều chỉnh và thuận lợi đối với tổ hợp thành vi mạch (không có điện cảm). 3. Bộ lọc thông thấp Sự khác nhau giữa tần số và pha của tín hiệu vào và tín hiệu của VCO qua bộ tách sóng pha và bộ lọc thông thấp tạo thành điện áp ud. Điện áp này đóng vai trò điều khiển tần số phát của VCO. Bộ lọc thông thấp ở đây dùng mạch RC lối ra trên tụ C, dải tần số của nó quyết định dải bắt chập của PLL. 7.3.3. ứng dụng của vòng khóa pha PLL PLL đ−ợc ứng dụng trong nhiều lĩnh vực trong kỹ thuật vô tuyến điện, trong kỹ thuật truyền số liệu, cũng nh− trong kỹ thuật đo l−ờng. Các ứng dụng của nó chung quy lại đều là nhằm biến đổi tần số, di chuyển tần số từ miền tần số thấp sang miền tần số cao và ng−ợc lại. Sau đây sẽ xét một số ứng dụng cơ bản của nó. 1. Tách sóng tín hiệu điều tần Khi dùng PLL để tách sóng tín hiệu điều tần, phải thiết kế sao cho tần số dao động tự do của nó trùng với tần số trung tâm của tín hiệu điều tần. Tần số của VCO bám theo tần số của tín hiệu đã điều tần ở lối vào tín hiệu của bộ tách sóng pha. Điện áp ud ở lối ra của mạch lọc thông thấp tỉ lệ với hiệu tần số ođt fffΔ −= và tỉ lệ với hiệu pha của 2 tín hiệu đó, fđt là tần số của tín hiệu điều tần, ud là dao động tần số thấp đ−ợc tách sóng. Nếu tín hiệu điều chế là tín hiệu số sóng mang dạng hình sin, ta có điều chế số: ASK, PSK, QPSK, QAM. Trong đó FSK là khoá dịch chuyển tần số (hay còn gọi là điều chế tần số), đ−ợc dùng nhiều trong MODEM truyền dữ liệu. Mạch giải điều chế FSK đ−ợc trình bày trên hình 7.13. 233 Bộ tách sóng PLL Detector Bộ lọc thông thấp Low Pass Filter Bộ tạo xung Pulse Forming Circuit Tín hiệu điều tần Dữ liệu Hình 7.13. Sơ đồ khối mạch giải điều chế FSK Tín hiệu điều tần đ−a vào vòng khoá pha để tách lấy thành phần tần số thấp, sau đó qua mạch lọc thông thấp cuối cùng qua mạch tạo dạng xung thực chất là trigger Smit để tạo lại xung mang tin tức. Hình 7.14: Trình bày mạch dùng PLL làm bộ tách sóng trong giải điều chế FSK với hai tần số 1200Hz và 2400Hz. PHASE COMP.1 PHASE COMP.1 VCO FSK IN 1K 10K 10n IC2 CD4046 VDD14 3 4 6 7 11 12 8 5 10 9 1 13 2 10K 15n 22K 68K 47K RV1 PLL VSS 16 +5V DATA OUT 42n Hình 7.14. Sơ đồ mạch PLL trong dải điều chế FSK 2. Khôi phục xung đồng hồ PHASE COMP.1 PHASE COMP.1 VCO VDD14 3 4 6 7 11 12 8 5 10 9 1 13 2 PLL VSS 16 42n = 1 Ur = 1= 1 IN 4 5 1K 56p 390p 4K7 27K 6K7 5K6 Ω560 330n RV3 a b +5V d e 6 1 2 3 5 4 6 15n 10K 1M 1,2K 1M 1,2K33n 1M 1,2K 100K 47K 270K RV4 1M 1,2K Hình 7.15. Mạch khôi phục xung đồng hồ Trong truyền thông số, để giải điều chế nhiều tr−ờng hợp phải khôi phục xung đồng hồ (xung nhịp). Khi đó, th−ờng dùng vòng khoá pha. Hình 7.15 trình bày mạch khôi phục xung đồng hồ với tần số 1MHz và 1,2kHz, dạng xung ở các điểm t−ơng ứng của sơ đồ đ−ợc trình bày trên hình 7.16. 234 Xung đồng hồ đ−ợc khôi phục lại nhờ tín hiệu dữ liệu. Ph−ơng pháp th−ờng dùng nhất đ−ợc trình bày ở hình trên. Tín hiệu dữ liệu trễ một khoảng thời gian cỡ 1/2 độ rộng bit và sau đó so sánh với tín hiệu dữ liệu trực tiếp qua bộ hoặc tuyệt đối (EX- OR). Lối ra là dạng sóng chứa thành phần phổ gấp 2 lần tín hiệu dữ liệu. Với mạch PLL, xung vuông đ−ợc tạo ra, nó đồng bộ với dữ liệu và với chu kỳ có độ dài bằng khoảng cách bit. Nh− vậy, mạch đã khôi phục đ−ợc xung đồng hồ. Mạch trễ T PLL Xung số liệu a b c d e Xung đồng hồ (a) (b) (d) (e) Hình 7.16. Sơ đồ t−ơng đ−ơng và dạng xung của mạch khôi phục đồng hồ hình 7.15. 3. Tổng hợp tần số Đây là một ứng dụng quan trọng của PLL. Tổng hợp tần số là quá trình tạo ra một mạng tần số rời rạc từ một tần số chuẩn có độ ổn định cao. Do PLL thực hiện đ−ợc chế độ giữ pha nên các đặc tính ổn định và trôi nhiệt của các tần số đ−ợc tạo ra cũng giống nh− của tần số chuẩn. Những phép biến đổi cơ bản trong tổng hợp tần số là nhân và chia tần số, PLL có thể dùng để thực hiện các phép biến đổi đó. a) Phép nhân tần số với hệ số nhân nguyên Mạch có sơ đồ nh− hình 7.17. ở chế độ đồng bộ tần số chuẩn N f fC 0= hay tần số ra Cr Nfff ==0 . Bộ tách sóng pha Lọc thông thấp và khuếch đại VCO Chia tần N:1 N:1 Tín hiệu ra fr=NfCo Tần số chuẩn fC Fo/N Hình 7.17. Mạch nhân tần số với hệ số nhân nguyên b) Tổng hợp tần số với tần số ra không phải là bội của tần số chuẩn, hình 7.18. Tần số chuẩn tr−ớc khi đ−a vào bộ tách sóng pha đ−ợc đ−a qua mạch chia tần, trên đầu ra của mạch chia tần có tần số M fC . 235 Lọc thông thấp VCO (PLL) Chia tần N:1 N:1 fr /N Bộ chia tần 1 M:1 Tách sóng pha ofr=N /M.fc Fv/M ofC Hình 7.18. Mạch tổng hợp tần số với tần số ra không phải bội nguyên của tần số chuẩn Tần số ra qua mạch chia là N là N fr . Khi đồng bộ N f M f rC = , tần số rf thay đổi để thoả mãn điều kiện trên, do đó: Cr fM Nf = Bằng cách thay đổi M, N (ch−ơng trình hoá) có thể nhận đ−ợc một dạng tần số rời rạc tuỳ ý với độ ổn định và độ chính xác nh− của tần số chuẩn.