Luận văn Số hoá bài thí nghiệm mạch điện

MỤC LỤC PHẦN 1 : LÝ THUYẾT CHUNG Tài liệu tham khảo 1. Tài liệu Vi Xử Lý_______________________Giảng viên Hồ Trung Mỹ 2. The 8051 Microcontroller_________________I.Scott MacKenzie 3. Hướng dẫn thí nghiệm Vi Xử Lý. 4. Đo lường và điều khiển bằng máy tính______Ngô Diên Tập 5. Lập trình ghép nối máy tính trong Windows__Ngô Diên Tập 6. Kỹ thuật đo____________________________Nguyễn Ngọc Tân 7. Tài liệu hướng dẫn thí nghiệm mạch điện tử . PHẦN 1 : LÝ THUYẾT CHUNG ĐẶT VẤN ĐỀ : Ngày nay cùng với sự phát triển của các ngành khoa học kỹ thuật, kỹ thuật điện tử ma øtrong đó là việc ứng dụng máy vi tính vào kỹ thuật đo lường và điều khiển đã đem lại những kết quả đầy tính ưu việt . Để có thể tiến hành điều khiển hoặc giám sát, đo lường các quá trình thực bằng máy tính, trước hết phải có được mối liên hệ cần thiết giữa máy tính và thế giới bên ngoài. Với sự phát triển mạnh của nghành kỹ thuật số đặc biệt là cho ra đời các họ vi xử lí và vi điều khiển rất đa chức năng do đó việc dùng kỹ thuật vi xử lí, kỹ thuật vi điều khiển kết hợp với máy tính đã giải quyết những bế tắc và kinh tế hơn mà phương pháp dùng IC rời kết nối lại không thực hiện được. Các thiết bị, hệ thống đo lường và điều khiển ghép nối với máy tính có độ chính xác cao, thời gian thu thập số liệu ngắn, nhưng điều đáng quan tâm hơn là mức độ tự động hoá trong việc thu thập và xử lý các kết quả đo, kể cả việc lập bảng thống kê cũng như in ra kết quả . Mục đích yêu cầu của đề tài : Trong luận văn này, em thiết kế một mô hình thí nghiệm mạch điện và bộ đo các đại lượng điện, có giao diện nối tiếp với máy tính để hiển thị và vẽ dạng tín hiệu đo lên màn hình. Mạch vi xử lý nhận các giá trị đại lượng điện (điện áp, dòng điện, điện trở, điện dung, cảm kháng tần số, công suất) sau khi đã qua mạch đệm được chuyển thành điện áp thích hợp tương ứng với ngõ vào analog của bộ biến đổi ADC. Các giá trị đo sẽ được truyền về máy tính để xử lý và được hiện thị lên màn hình . Yêu cầu : -Giá trị đo phải chính xác, và thay đổi tầm đo một cách linh hoạt. -Mạch điện không quá phức tạp, bảo đảm được sự an toàn, dễ sử dụng. -Giá thành không quá mắc. Giới hạn của đề tài : Do mạch chỉ thiết kế đo các đại lượng điện trên mạch thí nghiệm điện nên bị giới hạn về giá trị đo áp (tối đa 12 V DC, 24 Vpp AC), dòng (0.1 A), các giá trị điện kháng, tần số, công suất cũng bị giới hạn tầm đo. Ta có thể mở rộng để đo các giá trị lớn hơn thông qua biến dòng, biến áp, mạch phân tầm đo với tỷ số biến đổi thích hợp. Sơ đồ khối tổng quát : Khối mạch đệm Khối xử lý & chuyển đổi Máy tính GIỚI THIỆU AT89C51: TÓM TẮT PHẦN CỨNG : Giới thiệu họ MCS51 : MCS51 là một họ IC vi điều khiển (microcontroller) do hãng Intel sản xuất . Các IC tiêu biểu cho họ MCS51 là 8031 và 8051 . Cùng với thời gian, con người đã cho ra đời nhiều loại vi xử lí từ 8 bit đến 64 bit với cải tiến ngày càng ưu việt nhưng tùy theo mục đích sử dụng mà vi xử lí 8 bit vẫn còn tồn tại. Trong luận văn, em sử dụng vi điều khiển AT89C51 . AT89C51 cũng là vi xử lí 8 bit nhưng có chứa bộ nhớ bên trong và có thêm 2 bộ định thời, ngoài ra nó có thể giao tiếp nối tiếp trực tiếp với máy tính . Với bộ nhớ trong, AT89C51 thích hợp cho những chương trình có quy mô nhỏ, tuy nhiên AT89C51 có thể kết hợp được với bộ nhớ ngoài cho chương trình có quy mô lớn. Sau đây là giới thiệu của em về vi điều khiển AT89C51 có các đặc điểm chung như sau : 4 Kbyte ROM . 128 byte RAM . 4 port I/O 8 bit . 2 bộ định thời 16 bit . Giao tiếp nối tiếp . 64 K không gian bộ nhớ chương trìng mở rộng . 64 K không gian bộ nhớ dữ liệu mở rộng . Một bộ xử lý luận lý (thao tác trên các bit đơn ). 210 bit được địa chỉ hoá . Bộ nhân/chia 4s . OTHER REGISTER 128 byte RAM 128 byte RAM 8032\8052 ROM 0K: 8031\8032 4K: 8031 8K:8052 INTERRUPT CONTROL INT1\ INT0\ SERIAL PORT TEMER0 TEMER1 TEMER2 8032\8052 CPU OSCILATOR BUS CONTROL I/O PORT SERIAL PORT EA\ RST ALE\ PSEN\ P0 P1 P2 P3 Address\Data TXD RXD TEMER2 8032\8052 TEMER1 TEMER1 Sơ đồ khối AT89C51 Sơ lược về các chân của AT89C51 : AT89C51 có tất cả 40 chân có chức năng như các đường xuất nhập . Trong đó có 24 chân có công dụng kép, mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là các thành phần của bus dữ liệu và bus địa chỉ . Sơ đồ chân AT89C51 : 40 Vcc P0.7 32 AD7 30pF 19 XTAL1 P0.6 33 AD6 P0.5 34 AD5 12MHz P0.4 35 AD4 18 XTAL2 P0.3 36 AD3 30pF P0.2 37 AD2 P0.1 38 AD1 P0.0 39 AD0 AT89C51 P1.7 8 29 O PSEN P1.6 7 P1.5 6 30 ALE P1.4 5 P1.3 4 31 O EA P1.2 3 P1.1 2 9 RST P1.0 1 RD 17 P3.7 P2.7 28 A15 WR 16 P3.6 P2.6 27 A14 T1 15 P3.5 P2.5 26 A13 T0 14 P3.4 P2.4 25 A12 INT1 13 P3.3 P2.3 24 A11 INT0 12 P3.2 P2.2 23 A10 TXD 11 P3.1 P2.1 22 A9 RXD 10 P3.0 Vss P2.0 21 A8 Port 0 : Port 0 là một port có hai chức năng trên các chân 32 – 39 . Trong các thiết kế cỡ nhỏ ( không dùng bộ nhớ mở rộng ) nó có các chức năng như các đường I/O .Đối với các thiết kế lớn với bộ nhớ mở rộng, nó được hợp kênh giữa bus địa chỉ và bus dữ liệu . Port 1 : Port 1 là một port I/O trên các chân 1 – 8 . Các chân được ký hiệu P1.0 , P1.1, P1.2 , … có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần .Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị ngoài . Port 2 : Port 2 là một port có công dụng kép trên các chân 21 – 28 được dùng như các đường xuất nhập hoặc là các byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng . Port 3 : Port 3 là một port công dụng kép trên các chân 10 – 17 . Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của AT89C51 như ở bảng sau : Bit Tên Chức năng chuyển đổi P3.0 RXD Dữ liệu nhận cho port nối tiếp . P3.1 TXD Dữ liệu phát cho port nối tiếp . P3.2 INT0 Ngắt 0 bên ngoài . P3.3 INT1 Ngắt 1 bên ngoài . P3.4 T0 Ngõ vào của timer/counter 0 . P3.5 T1 Ngõ vào của timer/counter 1 . P3.6 WR Xung ghi bộ nhớ dữ liệu ngoài . P3.7 RD Xung đọc bộ nhớ dữ liệu ngoài . PSEN ( Program Store Enable ) : AT89C51 có 4 tín hiệu điều khiển . PSEN là tín hiệu ra trên chân 29 . Nó là tín hiệu điều khiển để cho phép bộ nhớ chương trình mở rộng và thường được nối đến chân OE (Output Enable ) của một EPROM để cho phép đọc các byte của mã lệnh . PESEN sẽ ở mức thấp trong thời gian lấy lệnh . Các mã nhị phân của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi lệnh của AT89C51 để giải mã lệnh . Khi thi hành chương trình trong ROM nội ( AT89C51 ) PSENsẽ ở mức thụ động ( mức cao ). ALE (Adress Latch Enable ) : Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc với các vi xử lý 8085, 8086, 8088 . AT89C51 dùng ALE một cách tương tự cho việc giải kênh các bus địa chỉ và dữ liệu . Khi port 0 được dùng trong chế độ chuyển đổi của nó : vừa là bus dữ liệu vừa là byte thấp của bus địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nữa đầu chu lỳ bộ nhớ. Sau đó các đường port 0 dùng đểxuất hoặc nhập dữ liệu trong nửa sau của chu kỳ bộ nhớ . Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm nguồn xung nhịp cho các phần khác của hệ thống . Nếu xung nhịp trên AT89C51 là 12 MHz thì ALE có tần số 2 MHz . Chỉ ngoại trừ khi hình thành lệnh MOVX , một xung ALE sẽ bị mất . Chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong AT89C51 . EA (External Access): Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V )hoặc mức thấp (GND ). Nếu ở mức cao, AT89C51 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp ( 4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng . Khi dùng 8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên chip . Nếu EA được nối mức thấp bộ nhớ bên trong chương trình AT89C51 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng . Người ta còn dùng EA làm chân cấp điện áp 21V khi lập trình cho EPROM trong AT89C51 . RST ( Reset ): Ngõ vào RST trên chân 9 là ngõ reset của AT89C51 . Khi tín hiệu này được đưa lên mức cao ( trong ít nhất 2 chu kỳ máy ) , các thanh ghi bên trong AT89C51 được tải những giá trị thích hợp để khởi động hệ thống . Các ngõ vào bộ dao động trên chíp : Như đã thấy trong các hình trên , AT89C51 có một bộ dao động trên chip . Nó thường được nối với một thạch anh ở giữa hai chân 18 và 19 . Các tụ giữ cũng cần thiết như đã vẽ . Tần số thạch anh thông thường là 12 MHz . Các chân nguồn : AT89C51 vận hành với nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20 . Tổ chức bộ nhớ : AT89C51 có bộ nhớ theo cấu trúc Harvard : có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu . Như đã nói ở trên , cả chương trình và dữ liệu có thể ở bên trong ( AT89C51); dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbyte bộ nhớ chương trình và 64 Kbyte bộ nhớ dữ liệu . Bộ nhớ bên trong bao gồm ROM và RAM trên chip , RAM trên chip bao gồm nhiều thành phần : phần lưu trữ đa dụng , phần lưu trữ địa chỉ hoá từng bit , các bank thanh ghi và các thanh ghi chức năng đặc biệt . Bộ nhớ chương trình  được chọn qua PSEN Bộ nhớ  dữ liệu được chọn qua WR và RD FFFF FFFF FF 00 0000 0000 Bộ nhớ trên chip Bộ nhớ mở rộng Tóm tắt các vùng bộ nhớ của AT89C51 Hai đặc tính cần lưu ý là : Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác . Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngoài như trong các bộ vi xử lý khác . Chi tiết về bộ nhớ RAM trên chip : Như ta thấy trên hình sau, RAM bên trong AT89C51 được phân chia giữa các bank thanh ghi (00H – 1FH ), RAM địa chỉ hoá từng bit (20H – 2FH ), RAM đa dụng (30H – 7FH) và các thanh ghi chức năng đặc biệt (80H – FFH) . RAM đa dụng : Mặc dù trên hình cho thấy 80 byte RAM đa dụng chiếm các địa chỉ từ 30H – 7FH, 32 byte dưới cùng từ 00H đến 1FH cũng có thể được dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác ). 7F RAM đa dụng FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B E0 ACC D0 PSW B8 IP 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 P3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 IE 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không được địa chỉ hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hoá bit TH1 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hoá bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hoá bit TL0 1F Bank 3 89 không được địa chỉ hoá bit TMOD 18 88 TCON 17 Bank2 87 không được địa chỉ hoá bit PCON 10 0F Bank1 83 không được địa chỉ hoá bit DPH 08 82 không được địa chỉ hoá bit DPL 07 Bank thanh ghi (mặc định cho R0-R7) 81 không được địa chỉ hoá bit SP 00 80 87 86 85 84 83 82 81 80 P0 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT RAM Mọi địa chỉ trong vùng RAM đa dụng dều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp . Ví dụ , để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh tích luỹ , lệnh sau sẽ được dùng : MOV A, 5FH ; Định dịa chỉ trực tiếp RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua R0 hay R1 . Ví dụ , hai lệnh sau thi hành cùng nhiệm vụ như lệnh đơn ở trên : MOV R0 , #5FH MOV A , @R0Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 , và lệnh thứ hai dùng địa chỉ trực tiếp để di chuyển dữ liệu “ được trỏ bởi R0 “ vào thanh ghi tích luỹ . RAM địa chỉ hoá từng bit : AT89C51 chứa 210 bit được địa chỉ hoá , trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH , và phần còn lại là trong các thanh ghi chức năng ghi đặc biệt . Ý tưởng truy xuất từng bit riêng lẻ bằng các phần mềm là một đặc tính tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xoá, AND, OR, … với một lệnh đơn. Đa số các vi xử lý đòi hỏi một chuỗi lệnh đọc–sửa–ghi để đạt được hiệu quả tương tự . Hơn nữa, các port I/O cũng được địa chỉ hoá từng bit làm đơn giả phần mềm xuất nhập từng bit . Có 128 bit được địa chỉ hoá đa dụng ở các byte 20H đến 2FH . Các địa chỉ này được truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng . Ví dụ , để đặt bit 67H , ta dùng lệnh sau : SETB 67H Chú ý rằng “địa chỉ bit 67H “ là bit có trọng số lớn nhất (MSB) ở “ địa chỉ byte 2CH “ . Lệnh trên sẽ không tác động đến các bit khác ở địa chỉ này . Các vi xử lý sẽ phải thi hành nhiệm vụ tương tự như sau : MOV A, 2CH ; đọc cả byte ORL A, #10000000 ; set MSB MOV 2CH, A ; ghi lại cả byte Các bank thanh ghi : 32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi . Bộ lệnh của AT89C51 hỗ trợ 8 thanh ghi (R0 đến R7) và theo mặc định (sau khi reset hệ thống) các thanh ghi này ở các địa chỉ 00H – 07H . Lệnh sau đây sẽ đọc nội dung ở cacù địa chỉ 05H vào thanh ghi tích luỹ : MOV A, R5 Đây là lệnh 1 byte dùng địa chỉ thanh ghi . Tất nhiên thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai : MOV A, 05H Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW) . Giả sử rằng bank thanh ghi 3 được tích cực , lệnh sau sẽ ghi nội dung của thanh ghi tích luỹ vào địa chỉ 18H : MOV R0, A Ý tưởng dùng các “bank thanh ghi “ cho phép “ chuyển hướng” chương trình nhanh và hiệu quả ( từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác) . Các thanh ghi chức năng đặc biệt : Các thanh ghi nội của AT89C51 được truy xuất ngầm định bởi một bộ lệnh . Ví dụ lệnh “INC A” sẽ tăng nội dung của thanh tích luỹ A lên 1 .Tác động này được ngầm định trong mã lệnh . Các thanh ghi trong AT89C51 được định dạng như một phần của RAM trên chip . Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi điểm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp , nên không có lợi lộc gì khi đặt chúng vào trong RAM trên chip) . Đó là lý do để AT89C51 có nhiều thanh ghi như vậy . Cũng như R0 đến R7 , có 21 thanh ghi chức năng đặc biệt (SFR : Special Function Register) ở vùng trên của RAM nội , từ địa chỉ 80H đến FFH . Hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa . Chỉ có 21 địa chỉ SFR là được định nghĩa . Ngoại trừ tích luỹ (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hoá bằng bit hoặc byte . Người thiết kế phải thận trọng khi truy xuất bit và byte . Ví dụ lệnh sau SETB 0E0Hsẽ set bit 0 trong thanh ghi tích luỹ , các bit khác không thay đổi . Ta thấy rằng E0H đồng thời là địa chỉ byte của cả thanh ghi tích luỹ và là địa chỉ bit của bit có trọng số nhỏ nhất trong thanh ghi tích luỹ . Vì lệnh SETB chỉ tác động trên bit , nên chỉ có địa chỉ bit là có hiệu quả . Thanh ghi B : Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích luỹ A cho các phép toán nhân và chia . Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết quả 16 bit trong A (byte thấp ) và B (byte cao ). Lệnh DIV AB sẽ chia A cho B rồi trả về kết quả nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng . Nó được địa chỉ hoá từng bit bằng các địa chỉ bit F0H đến F7H Từø trạng thái chương trình : Từ trạng thái chương trình (PSW : Program Status Word) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau : Bit Ký hiệu Địa chỉ Ý nghĩa PSW.7 CY D7H Cờ nhớ PSW.6 AC D6H Cờ nhớ phụ PSW.5 F0 D5H Cờ 0 PSW.4 RS1 D4H Bit 1 chọn bank thanh ghi PSW.3 RS0 D3H Bit 0 chọn bank thanh ghi 00 = bank 0 : địa chỉ 00H – 07H 01 = bank 1 : địa chỉ 08H – 0FH 10 = bank 2 : địa chỉ 10H – 17H 11 = bank 3 : địa chỉ 18H – 1FH PSW.2 OV D2H Cờ tràn PSW.1 _ D1H Dự trữ PSW.0 P D0H Cờ parity chẵn Cờ nhớ : Cờ nhớ (CY) có công dụng kép .Thông thường nó được dùng cho các lệnh toán học : nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn bởi phép trừ . Ví dụ , nếu thanh ghi tích luỹ chứa FFH , thì lệnh sau : ADD A, #1sẽ trả về thanh ghi tích luỹ kết quả 00H và set cờ nhớ trong PSW . Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit . Ví dụ , lệnh sau sẽ AND bit 25H với cờ nhớ và đặt kết quả trở vào cờ nhớ : ANL C, 25H Cờ nhớ phụ : Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết quả của 4 bit thấp trong khoảng 0AH đến 0FH . Nếu các giá trị được cộng là số BCD , thì sau lệnh cộng cần có DA A(hiệu chỉnh thập phân thanh ghi tích luỹ ) để mang kết quả lớn hơn 9 trở về tầm từ 0 -> 9 . Cờ 0 : Cờ 0 (F0) là một bit cờ đa dụng dành cho các ứng dụng của người dùng . Các bit chọn bank thanh ghi : Các bit chọn bank thanh ghi (RS0 và RS1) xác định bank thanh ghi được tích cực . Chúng được được xoá sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần . Ví dụ , ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte 1FH ) đến thanh ghi tích luỹ : SETB RS1 SETB RS0 MOV A, R7Khi chương trình được hợp dịch , các địa chỉ bit đúng được thay thế cho các ký hiệu “RS1” và “RS0” . Vậy , lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H . Cờ tràn : Cờ tràn (OV)được set sau một lệnh cộng hoặc trừ nếu có một phép toán bị tràn . Khi các số có dấu được cộng hoặc trừ với nhau , phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không . Khi các số không dấu được cộng , bit OV có thể được bỏ qua . Các kết quả lớn hơn +127 hoặc nhở hơn –128 sẽ set bit OV . Ví dụ , phép cộng sau bị tràn và bit OV được set : + + Hex 0F Thập phân 15 7F 127 8E 142 Kết quả là một số có dấu 8EH được xen như –116 , không phải là kết quả đúng (142) , vì vậy , bit OV được set . Con trỏ ngăn xếp : Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81 H . Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp . Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ đọc dữ liệu và giảm SP. Ngăn xếp của AT89C51 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. Chúng là 128 byte đầu của AT89C51 . Để khởi động lại SP với ngăn xếp bắt đầu tại 60H , các lệnh sau đây được dùng : MOV SP , # 5FH Trên AT89C51 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH . Sở dĩ dùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ liệu đầu tiên . Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống . Giá trị mặc định đó là 07H và kết quả là ngăn đầu tiên để cất dữ liệu có địa chỉ là 08H . Nếu phần mềm ứng dụng không khởi động lại SP , bank thanh ghi 1 ( có thể cả 2 và 3 ) sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp . Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP đểû lưu trữ tạm thời và lấy lại dữ liệu, hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL và LCALL) và các lệnh trở về (RET, RETI) để cất và lấy lại bộ đếm chương trình . Con trỏ dữ liệu : Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL : byte thấp ) và 83H (DPH : byte cao) . Ba lệnh sau sẽ ghi 55H vào RAM ngoài địa chỉ 1000H : MOV A ,# 55H MOV DPTR, #1000H MOVX @DPTR, A Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích luỹ . Lệnh thứ hai cũng dùng địa chỉ tức thời , lần này để tải dữ liệu 16 bit vào con trỏ dũ liệu . Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữõ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H) . Các thanh ghi port xuất nhập : Các Port của 8031 gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H. Tất cả các port này có thể truy xuất từng bit nên rất thuận tiện trong chức năng giao tiếp. f. Các thanh ghi Timer: AT89C51 có chứa hai bộ định thời/ đếm 16 bit được dùng cho việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH (THO: byte cao). Timer 1 ở địachỉ 8BH (TL1: byte thấp)và 8DH (TH1: byte cao) việc khởi động Timer được set bởi Timer mode (TMOD) ở địa chỉ 89 và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit. g. Các thanh ghi port nối tiếp: AT89C51 chứa 1 port nối tiếp dùng cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính modem hoặc giao tiếp với các IC khác (các bộ chuyển đổi A\D, các thanh ghi dịch…). Một thanh ghi gọi là bộ đếm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu phát và dữ liệu nhận. Khi truyền dữ liệu thì ghi lên SUBF, khi nhận dữ liệu thì đọc SUBF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON: được địa chỉ hóa từng bit ở địa chỉ 98H). h. Các thanh ghi ngắt: AT89C51 có cấu trúc 5 nguồn ngắt và 2 mức ưu tiên. Các ngắt bị cấm sau khi Reset hệ thống và sẽ được cho phép bằng việc thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai thanh ghi được địa chỉ hóa từng bit. i. Thanh ghi điều khiển công suất: Thanh ghi điều khiển công suất (PCON) ở địa chỉ 97H chứa nhiều bit điều khiển chúng được tóm tắt ở bảng sau: Bit Kí hiệu Ý nghĩa 7 6 5 4 3 2 1 0 SMOD - - - GF1 GF0 PD IDL Bit gấp đôi tốc độ baud, nếu được set thì tốc độ baud sẽ tăng gấp đôi trong các mode 1,2 và 3 của port nối tiếp Không địnhù nghĩa Không địnhù nghĩa Không địnhù nghĩa Bit cờ đa dụng 1 Bit cờ đa dụng 2 Giảm công suất, được set hoạt mode giảm công suất, chỉ thoát khi reset. Mode chờ, set để kích hoạt mode chờ, chỉ thoát khi có ngắt hoặc reset hệ thống. Bộ nhớ ngoài : AT89C51 có khả năng mở rộ