Điều khiển Logic: Tổng hợp và phân tích mạch logic tuần tự

- Kiểm tra hàm đóng fđ: nếu fđ không thay đổi giá trị trong giai đoạn đóng -> thỏa mãn, nếu thay đổi -> hiệu chỉnh dùng biến phụ

- Kiểm tra hàm cắt fc: nếu fc không thay đổi giá trị trong giai đoạn cắt -> thỏa mãn, nếu thay đổi -> hiệu chỉnh dùng biến phụ

- Phân tích quá trình làm việc của hàm được thiết kế xem đã đúng với yêu cầu công nghệ hay chưa, nếu chưa thì hiệu chỉnh bằng cách dùng biến trung gian.