Báo cáo Đo và ổn định nhiệt độ

Trường đại học bách khoa hà nội Khoa Điện Tử Viễn Thông ----- & ----- Báo Cáo bài tập lớn Vi Xử Lý Đề tài: đo và ổn định nhiệt độ GV Hướng Dẫn : Phạm Ngọc Nam Nhóm Sinh viên: Nguyễn Quốc Minh Nguyễn Trung Thành Nguyễn Thị Tâm Hiển Phạm Thị Lan Phạm Thị Thủy Trần Thanh Hà Hà Nội 11/2005 Lời mở đầu: Ngày nay, khoa học kĩ thuật phát triển rất nhanh đặc biệt là điện tử. Gắn liền với sự phát triển của điên tử là sự phát triển của các vi xử lý, vi điều khiển. Đó là sự ra đời của các vi xủ lý đa năng như Pentium, Celerong…. Và trong vi điều khiển cũng có bước nhảy vọt đựoc đánh dấu bằng sự ra đời của các vi điều khiển như PIC, AVR, PsoC, FPGA…. Các vi điều khiển, vi xử lý này ngày càng được ứng dụng rất rộng rãi và phổ biến. Đặc biệt các vi xử lý , vi điều khiển có thể làm được nhiều việc vô cùng phức tạp. Đối với một sinh viên điện tử sự hiểu biết về cấu trúc và ứng dụng của vi điều khiển và vi xử lý là vô cùng cần thiết. Bước đầu tìm hiểu chúng en chọn vi điều khiển 8051, một họ vi điều khiển được ứng dụng khá rộng rãi trên thị trường. Giới thiệu về đề tài: Để nghiên cứu vi điều khiển 8051 chúng em chọn đề tài “ Đo nhiệt độ và điều chỉnh nhiệt độ” Đây là một đề tài không mới nhưng đề tài này giúp em có thể hiểu thêm về cấu trúc bên trong, cách hoạt động và cách lập trình cho vi xử lý. Trong đề tài này, chúng em mới chỉ giẩi quyết được các vấn đề sau: _ dải nhiệt độ đo được từ 00C – 990C _ ổn định nhiệt độ chỉ dưới dạng mô phỏng: + Khi nhiệt độ tăng quá một ngưỡng ( do mình đặt) thì quạt quay làm gảim nhiệt đọ + Khi nhiệt độ thấp hơn một ngưỡng( do mình đặt) thì đèn sáng làm tăng nhiệt độ + Sử dụng ngôn ngữ lập trình Assembly Lý thuyết: A. Giới thiệu về họ vi điều khiển 8051: IC vi điều khiển 89S52 cú cỏc đặc điểm sau : 4kbyte ROM (được lập trỡnh bởi nhà sản xuất chỉ co ở 8051) 128 byte RAM 4 port 8bit Hai bộ định thời 16 bit Giao tiếp nối tiếp 64KB khụng gian bộ nhớ chương trỡnh mở rộng 64 KB khụng gian bộ nhớ dữ liệu mở rộng Một bộ xử lý bớt (thao tỏc trờn cỏc bit đơn) 210 bit được địa chỉ húa và mỗi vị trớ một bớt Bộ nhõn/chia 4ms 1. CẤU TRÚC BấN TRONG 89S52 1.1. Cấu tạo chõn Tuỳ theo khả năng của từng người (về kinh tế, kỹ thuật…) mà cỏc nhà sản xuất cỏc sản phẩm ứng dụng cú thể chọn 1 trong 3 kiểu chõn do ATMEL đưa ra. 1.2. Sơ đồ khối Phần chớnh của vi điều khiển 89S52 là bộ xử lý trung tõm (CPU: central processing unit ) bao gồm : Cỏc thanh ghi chức năng đặc biệt (SFR). Đơn vị logic học (ALU : Arithmetic Logical Unit ) cổng vào ra (I/O) Bộ nhớ chương trỡnh và bộ nhớ dữ liệu. Đơn vị xữ lý trung tõm nhận trực tiếp xung từ bộ giao động, ngoài ra cũn cú khả năng đưa một tớn hiệu giữ nhịp từ bờn ngoài. Chương trỡnh đang chạy cú thể cho dừng lại nhờ một khối điờu khiển ngắt ở bờn trong. Cỏc nguồn ngắt cú thể là: cỏc biến cố ở bờn ngoài, sự tràn bộ đếm định thời, hoặc cũng cú thể là giao diện nối tiếp. Hai bộ định thời 16 bit hoạt động như một bộ đếm. Cỏc cổng (port0, port1, port2, port3 ). Sữ dụng vào mực đớch điều khiển. Ở cổng 3 cũn cú thờm cỏc đường dẫn điều khiển dựng để trao đổi với bộ nhớ bờn ngoài, hoặc để đầu nối giao diện nối tiếp,cũng như cỏc đường ngắt dẫn bờn ngoài. Giao diện nối tiếp cũng chứa một bộ truyền và bộ nhận khụng đồng bộ làm việc độc lập với nhau.Tốc độ truyền qua cổng nối tiếp cú thể đặt trong dải rộng và được ấn định bằng một bộ định thời. Trong vi điều khiển 89S52 cú hai thành phần quan trọng khỏc là bộ nhớ và thanh ghi : Bộ nhớ gồm cú bộ nhớ RAM và bộ nhớ ROM dựng để lưu trữ dữ liệu và mó lệnh. Cỏc thanh ghi sữ dụng để lưu trữ thụng tin trong quỏ trỡnh xữ lý. Khi CPU làm việc nú thay đổi nội dung của cỏc thanh ghi. 1.3. Mụ tả chức năng cỏc chõn a.port0 : là port cú hai chức năng ở trờn chõn từ chõn 32 đến 39 trong cỏc thiết kế cỡ nhỏ ( khụng dựng bộ nhớ mở rộng) cú hai chức năng như cỏc đường I/O. Đối với cỏc thiết kế cỡ lớn với bộ nhớ mở rộng nú được kết hợp kờnh giữa cỏc bus. b.port1 : port1 là một port I/O trờn cỏc chõn từ 1-8. Cỏc chõn cú thể dựng cho thiết bị ngoại vi nếu cần. Port1 khụng cú chức năng khỏc vỡ vậy chỳng chỉ được dựng trong giao tiếp cỏc thiết bị ngoài. c.port2 : port2 là một port cụng dụng kộp trờn cỏc chõn 21 đến 28 được dựng như cỏc đường xuất nhập hoặc là byte cao của bus địa chỉ 16 bit đối với cỏc thiết kế dựng bộ nhớ mở rộng hoặc cỏc thiết kế cú nhiều hơn 256 byte bộ nhớ dữ liệu ngoài. d.Port3 : port3 là một port cụng dụng kộp trờn cỏc chõn 10 – 17. Cỏc chõn của port này cú nhiều chức năng riờng, cỏc cụng dụng chuyển đổi cú liờn hệ với cỏc đặc tớnh đặc biệt của 8051/89S52 như ở bảng sau: e.PSEN (Program Store Enable ) : 89S52 cú 4 tớn hiệu điều khiển PSEN là tớn hiệu trờn chõn 29. Nú là tớn hiệu điều khiển cho phộp bộ nhớ chương trỡnh mở rộng và thường được nối đến chõn OE (Output Enable) của một EPROM để cho phộp đọc cỏc byte mó lệnh. PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Cỏc mó nhị phõn của chương trỡnh được đọc từ EPROM qua bus và được chụt vào thanh ghi lệnh của 89S52 để giải mó lệnh. Khi thi hành chương trỡnh trong ROM nội (89S52) PSEN sẽ ở mức thụ động( mức cao). f.ALE (Address Latch Enable ) : Tớn hiệu ra ALE trờn chõn 30 tương hợp với cỏc thiết bị làm việc vớicỏc xữ lý 8585, 8088, 8086, 8051 dựng ALE một cỏch tương tự cho việc giải mó cỏc kờnh cỏc bus địa chỉ và dữ liệu khi port 0 được dựng trong chế độ chuyển đổi của nú: vừa là bus dữ liệu vừa là bus thấp của địa chỉ, ALE là tớn hiệu để chốt địa chỉ vào một thanh ghi bờn ngoài trong nữa đầu của chu ký bộ nhớ. Sau đú cỏc đường port 0 dựng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của bộ nhớ. Cỏc xung tớn hiệu chõn ALE cú tốc độ bằng 1/6 lần tần số dao động trờn chip và cú thể dựng làm nguồn xung nhịp cho cỏc hệ thống. Nếu xung trờn chõn 8051 là 12MHz thỡ ALE cú tần số 2MHz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chõn này cũng được làm ngừ vào cho xung lập trỡnh cho EPROM trong 8051. g.EA (External Access) : Tớn hiệu vào EA trờn chõn 31 thường được mắc lờn mức cao (+5V) hoặc mức thấp (GND). Nếu ở mức cao, 8051 thi hành chương trỡnh từ ROM nội trong khoảng địa chỉ thấp (4K). Nếu ở mức thấp, chương trỡnh chỉ được thi hành từ bộ nhớ mở rộng. Khi dựng 8031, EA luụn được nối mức thấp vỡ khụng cú bộ nhớ chương trỡnh trờn chip. Nếu EA được nối mức thấp bộ nhớ bờn trong chương trỡnh 89S52 sẽ bị cấm và chương trỡnh thi hành từ EPROM mở rộng. Người ta cũn dựng chõn EA làm chõn cấp điện ỏp 21V khi lập trỡnh cho EPROM trong 89S52. h.SRT (Reset) : Ngừ vào RST trờn chõn 9 là ngừ reset của 8051. Khi tớn hiệu này được đưa lờn mỳc cao (trong ớt nhất 2 chu kỳ mỏy ), cỏc thanh ghi trong 89S52 được tải nhưừng giỏ trị thớch hợp để khởi động hệ thống. i.Cỏc ngừ vào bộ dao động trờn chip : Như đó thấy trong cỏc hỡnh trờn , 89S52 cú một bộ dao động trờn chip. Nú thường được nối với thạch anh giữa hai chõn 18 và 19. Cỏc tụ giữa cũng cần thiết như đó vẽ. Tần số thạch anh thụng thường là 12MHz j.Cỏc chõn nguồn : 89S52 vận hành với nguồn đơn +5V. Vcc được nối vào chõn 40 và Vss (GND) được nối vào chõn 20. 2. Tổ chức bộ nhớ 89S52 cú bộ nhớ theo cấu trỳc Harvard : cú những vựng cho bộ nhớ riờng biệt cho chương trỡnh, dữ liệu. Như đó núi ở trờn, cả chương trỡnh và dữ liệu cú thể ở bờn trong 89S52, dự vậy chỳng cú thể được mở rộng bằng cỏc thành phần ngoài lờn đến tối đa 64 Kbytes bộ nhớ chương trỡnh và 64 Kbytes bộ nhớ dữ liệu. Bộ nhớ bờn trong bao gồm ROM (89S52) và RAM trờn chip, RAM trờn chip bao gồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ húa từng bit, cỏc bank thanh ghi và cỏc thanh ghi chức năng đặc biệt Hai đặc tớnh cần lưu ý là : Cỏc thanh ghi và cỏc port xuất nhập đó được xếp trong bộ nhớ và cú thể được truy xuất trực tiếp như cỏc địa chỉ bộ nhớ khỏc. Ngăn xếp trong RAM nội thay vỡ ở trong RAM ngoài như trong cỏc bộ vi xử lớ khỏc. Chi tiết về bộ nhớ RAM trờn chip : Như ta đó thấy trờn hỡnh sau, RAM bờn 89S52 được phõn chia giữa cỏc bank thanh ghi (00H - 1FH), RAM địa chỉ húa từng bit (20H - 2FH), RAM đa dụng (30H - 7FH) và cỏc thanh ghi chức năng đặc biệt (80H - FFH). RAM đa dụng Địa chỉ byte Địa chỉ bit 7F 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 RAM đa dụng 7F 7E 7D 7C 7B 7A 79 78 77 76 75 74 73 72 71 70 6F 6E 6D 6C 6B 6A 69 68 67 66 65 64 63 62 61 60 5F 5E 5D 5C 5B 5A 59 58 57 56 55 54 53 52 51 50 4F 4E 4D 4C 4B 4A 49 48 47 46 45 44 43 42 41 40 3F 3E 3D 3C 3B 3A 39 38 37 36 35 34 33 32 31 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 1E 1D 1C 1B 1A 19 18 17 16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 07 06 05 04 03 02 01 00 BANK 3 BANK 2 BANK 1 Default register Bank for ROáR7 Bảng túm tắt bản đồ vựng bộ nhớ trờn chip 89S52 Địa chỉ byte Địa chỉ bit FF F0 E0 D0 B8 B0 A8 A0 99 98 90 8D 8C 8B 8A 89 F7 F6 F5 F4 F3 F2 F1 F0 B E7 E6 E5 E4 E3 E2 E1 E0 ACC D7 D6 D5 D4 D3 D2 D1 D0 PSW - - - BC BB BA B9 B8 IP B7 B6 B5 B4 B3 B2 B1 B0 P3 AF - - AC AB AA A9 A8 IE A7 A6 A5 A4 A3 A2 A1 A0 P2 SBUF Not bit addressable 9F 9E 9D 9C 9B 9A 99 98 SCON 97 96 95 94 93 92 91 90 P1 TH1 TH0 TL1 TL0 TMOD Not bit addressable Not bit addressable Not bit addressable Not bit addressable Not bit addressable 88 87 83 82 81 80 8F 8E 8D 8C 8B 8A 89 88 TCON Not bit addressable PCON DPH DPL SP Not bit addressable Not bit addressable Not bit addressable 87 86 85 84 83 82 81 80 PO Mọi địa chỉ trong vựng RAM đa dụng đều cú thể được truy xuất tự do dựng cỏch đỏnh địa chỉ trực tiếp hoặc giỏn tiếp. Vớ dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tớch lũy lệnh sau sẽ được dựng : MOV A, 5FH Lệnh này di chuyển một bus dữ liệu dựng cỏch đỏnh địa chỉ trực tiếp để xỏc định "địa chỉ nguồn" (5FH). éớch nhận dữ liệu được ngầm xỏc định trong mó lệnh là thanh ghi tớch lũy A. RAM bờn trong cũng cú thể được truy xuất dựng cỏch đỏnh địa chỉ giỏn tiếp qua RO hay R1. Vớ dụ, sau khi thi hành cựng nhiệm vụ như lệnh đơn ở trờn : MOV R0, #5FH MOV A, @R0 Lệnh đầu dựng địa chỉ tức thời để di chuyển giỏ trị 5FH vào thanh ghi R0 và lệnh thứ hai dựng địa trực tiếp để di chuyển dữ liệu "được trỏ bởi R0" vào thanh ghi tớch lũy. b.RAM địa chỉ húa từng bit : 89S52 chứa 210 bit được địa chỉ húa, trong đú 128 bit là ở cỏc địa chỉ byte 20H đến 2FH, và phần cũn lại trong cỏc thanh ghi chức năng đặc biệt . í tưởng truy xuất từng bit riờng rẽ bằng mềm là một đặc tớn tiện lợi của vi điều khiển núi chung. Cỏc bit cú thể được đặt, xúa, AND,OR .với một lệnh đơn. éa số cỏc chi xử lớ đũi hỏi một chuổi lệnh đọc – sữa - ghi để đạt được hiệu quả tương tự. Hơn nữa, cỏc port I/0 cũng được địa chỉ từng bit làm đợn giản phần mềm xuất nhập từng bit. Cú 128 bit được địa chỉ húa đa dụng ở cỏc byte 20H đến 2FH. Cỏc địa chỉ này được truy xuất như cỏc byte hoặc cỏc bit phụ thuộc vào lệnh được dựng . Vớ dụ, để đặt bit 67H, ta dựng lệnh sau : SETB 67H Chỳ ý rằng "địa chỉ bit 67H" là bit cú trọng số lớn nhất (MSB) ở "địa chỉ byte 2CH" lệnh trờn sẽ khụng tỏc động đến cỏc bit khỏc của địa chỉ này. c.Cỏc bank thanh ghi : 32 byte thấp nhất của bộ nhớ nội là dành cho cỏc bank thanh ghi. Bộ lệnh của 89S52 hổ trợ 8 thanh ghi (RO đến R7) và theo mặc định (sau khi Reset hệ thống) cỏc thanh ghi này ở cỏc địa chỉ 00H-07H. Lệnh sau đõy sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tớch lũy. MOV A,R5 éõy là lệnh một byte dựng địa chỉ thanh ghi. Tất nhiờn, thao tỏc tương tự cú thể được thi hành bằng lệnh 2 byte dựng địa chỉ trực tiếp nằm trong byte thứ hai: MOV A,05H Cỏc lệnh dựng cỏc thanh ghi R0 đến R7 thỡ sẽ ngắn hơn và nhanh hơn cỏc lệnh tương ứng nhưng dựng địa chỉ trực tiếp. Cỏc giỏ trị dữ liệu được dựng thường xuyờn nờn dựng một trong cỏc thanh ghi này. Bank thanh ghi tớch cực cú thể chuyển đổi bằng cỏch thay đổi cỏc bit chọn bank thanh ghi trong từ trạng thỏi chương trỡnh (PSW). Giả sử rằng bank thanh ghi 3 được tớch cực, lệnh sau sẽ ghi nội dung của thanh ghi tớch lũy vào địa chỉ 18H: MOV R0,A í tưởng dựng "cỏc bank thanh ghi" cho phộp "chuyển hướng" chương trỡnh nhanh và hiệu qủa (từng phần riờng rẽ của phần mềm sẽ cú một bộ thanh ghi riờng khụng phụ thuộc vào cỏc phần khỏc). 3. Cỏc thanh ghi chức năng đặc biệt Cỏc thanh ghi nội của 89S52 được truy xuất ngầm định bởi bộ lệnh. Vớ dụ lệnh "INC A" sẽ tăng nội dung của thanh ghi tớch lũy A lờn 1. Tỏc động này được ngầm định trong mó lệnh. Cỏc thanh ghi trong 89S52 được định dạng như một phần của RAM trờn chip. Vỡ vậy mỗi thanh ghi sẽ cú một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ khụng cú lợi khi đặt chỳng vào trong RAM trờn chip). éú là lý do để 89S52 cú nhiều thanh ghi. Cũng như R0 đến R7, cú 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở vựng trờn của RAM nội, từ địa chỉ 80H đến FFH. Chỳ ý rằng hầu hết 128 địa chỉ từ 80H đến FFH khụng được định nghĩa. Chỉ cú 21 địa chỉ SFR là được định nghĩa. Ngoại trừ tớch lũy (A) cú thể được truy xuất ngầm như đó núi, đa số cỏc SFR được truy xuất dựng địa chỉ trực tiếp. chỳ ý rằng một vài SFR cú thể được địa chỉ húa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Vớ dụ lệnh sau: SETB 0E0H Sẽ Set bit 0 trong thanh ghi tớch lũy, cỏc bit khỏc khụng thay đổi. Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tớch lũy và là địa chỉ bit cú trọng số nhỏ nhất trong thanh ghi tớch lũy. Vỡ lệnh SETB chỉ tỏc động trờn bit, nờn chỉ cú địa chỉ bit là cú hiệu quả. Từ trạng thỏi chương trỡnh: Từ trạng thỏi chương trỡnh (PSW: Program Status Word) ở địa chỉ D0H chứa cỏc bit trạng thỏi như bảng túm tắt sau: Ký hiệu Địa chỉ í nghĩa PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0 CY AC F0 RS1 RS0 OV P D7H D6H D5H D4H D3H D2H D1H D0H Cờ nhớ Cờ nhớ phụ Cờ 0 Bit 1 chọn bank thanh ghi Bit chọn bank thanh ghi. 00=bank 0; địa chỉ 00H-07H 01=bank 1: địa chỉ 08H-0FH 10=bank 2:địa chỉ 10H-17H 11=bank 3:địa chỉ 18H-1FH Cờ tràn Dự trữ Cờ Parity chẵn l ẻ Cờ nhớ (CY) cú cụng dụng kộp. Thụng thường nú được dựng cho cỏc lệnh toỏn học: nú sẽ được set nếu cú một số nhớ sinh ra bởi phộp cộng hoặc cú một số mượn phộp trừ . Vớ dụ: nếu thanh ghi tớch lũy chứa FFH, thỡ lệnh sau: ADD A,#1 Sẽ trả về thanh ghi tớch lũy kết qủa 00H và set cờ nhớ trong PSW. Cờ nhớ cũng cú thể xem như một thanh ghi 1 bit cho cỏc lệnh luận lý thi hành trờn bit. Vớ dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ: ANL C,25H Cờ nhớ phụ: Khi cộng cỏc số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu cỏc giỏ trị cộng được là số BCD, thỡ sau lệnh cộng cần cú DA A( hiệu chỉnh thập phõn thanh ghi tớch lũy) để mang kết qủa lớn hơn 9 trở về tõm từ 0-9. Cờ 0 Cờ 0 (F0)là một bit cờ đa dụng dành cỏc ứng dụng của người dựng. Cỏc bit chọn bank thanh ghi Cỏc bit chọn bank thanh ghi (RSO và RS1) xỏc định bank thanh ghi được tớch cực. Chỳng được xúa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Vớ dụ, ba lệnh sau cho phộp bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte IFH) đến thanh ghi tớch lũy: : SETB RS1 SETB RSO MOV A,R7 Khi chương trỡnh được hợp dịch cỏc địa chỉ bit đỳng được thay thế cho cỏc ký hiệu "RS1" và "RS0". Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H. Cờ Tràn Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu cú một phộp toỏn bị tràn. Khi cỏc số cú dấu được cộng hoặc trừ với nhau, phần mềm cú thể kiểm tra bit này để xỏc định xem kết qủa của nú cú nằm trong tầm xỏc định khụng. Khi cỏc số khụng dấu được cộng, bit OV cú thể được bỏ qua. Cỏc kết qủa lớn hơn +127 hoặc nhỏ hơn -128 sẽ set bit OV. Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dựng cựng với thanh ghi tớch lũy A cho cỏc phộp toỏn nhõn và chia. Lệnh MUL AB sẽ nhõn cỏc giỏ trị khụng dấu 8 bit trong A và B rồi trả về kết qủa 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết qủa nguyờn trong A và phần dư trong B. Thanh ghi B cũng cú thể được xem như thanh ghi đệm đa dụng. Nú được địa chỉ húa ttừng bit bằng cỏc địa chỉ bit FOH đến F7H. Con trỏ ngăn xếp: Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nú chứa địa chỉ của byte dữ liệu hiện hành trờn đỉnh của ngăn xếp. Cỏc lệnh trờn ngăn xếp bao gồm cỏc thao tỏc cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu và làm giảm SP. Ngăn xếp của 89S52 được giữ trong RAM nội và được giới hạn cỏc địa chỉ cú thể truy xuất bằng địa chỉ giỏn tiếp. chỳng là 128 byte đầu của 89S52. éể khởi động lại SP với ngăn xếp bắt đầu tại 60H, cỏc lệnh sau đõy được dựng: MOV SP,#%FH Trờn 89S52 ngăn xếp bị giới hạn 32 byte vỡ địa chỉ cao nhất của RAM trờn chip là 7FH. Sở dĩ cựng giỏ trị 5FH vỡ SP sẽ tăng lờn 60H trước khi cất byte dữ lệu đầu tiờn. Người thiết kế cú thể chọn khụng phải khởi động lại con trỏ ngăn xếp mà để nú lấy giỏ trị mặc định khi reset hệ thống. Giỏ trị măc định đú là 07H và kết qủa là ngăn đầu tiờn để cất dữ liệu cú địa chỉ 08H. Nếu phần mềm ứng dụng khụng khởi động lại SP, bank thanh ghi 1 (cú thể cả 2 và 3) sẽ khụng dựng được vỡ vựng RAM này đó được dựng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng cỏc lệnh PUSH và POP để lưu giữ tạm thời và lấy lại dữ liệu hoặc được truy xuất ngầm bằng cỏc lệnh gọi chương trỡnh con (ACALL, LACALL) và cỏc lệnh trở về (RET,RETI) để cất và lấy lại bộ đếm chương trỡnh. Con trỏ dữ liệu: Con trỏ dữ liệu (DPTR) được dựng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H(DPL: byte thấp) và 83H (DPH:byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H: MOV A,#55H MOV DPTR,#1000H MOVX @DPTR,A Lệnh đầu tiờn dựng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tớch lũy, lệnh thứ hai cũng dựng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh thứ ba dựng địa chỉ giỏn tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H) Cỏc thanh ghi port xuất nhõp: Cỏc port của 89S52 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90 H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả cỏc Port đều được địa chỉ húa từng bit. éiều đú cung cấp một khả năng giao tiếp thuận lợi. Cỏc thanh ghi timer: 89S52 chứa 2 bộ định thời đếm 16 bit được dựng trong việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở địa chỉ 8BH (TL1:byte thấp) và 8DH (TH1: byte cao). việc vận hành timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ cú TCON được địa chỉ húa từng bit. Cỏc thanh ghi port nối tiếp: 89S52 chức một port nối tiếp trờn chip dành cho việc trao đổi thụng tin với cỏc thiết bị nối tiếp như mỏy tớnh, modem hoặc cho việc giao tiếp với cỏc IC khỏc cú giao tiếp nối tiếp (cú bộ chuyển đổi A/D, cỏc thanh ghi dịch..). Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H ssẽ giữ cả hai giữ liệu truyền và nhận. Khi truyền dữ liệu thỡ ghi lờn SBUF khi nhận dữ liệu thỡ đọc SBUF. Cỏc mode vận hành khỏc nhau được lập trỡnh qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ húa từng bit) ở địa chỉ 98H. Cỏc thanh ghi ngắt: 89S52 cú cấu trỳc 5 nguồn ngắt, 2 mức ưu tiờn. Cỏc ngắt bị cấm sau khi reset hệ thống và sẽ được cho phộp bằng việc ghi thanh ghi cho phộp ngắt (IE) ở địa chỉ 8AH. Cả hai thanh ghi được địa chỉ húa từng bit. Cỏc thanh ghi điều khiển cụng suất: Thanh ghi điều khiển cụng suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển. Chỳng được túm tắt trong bảng sau: Bit Ký hiệu í nghĩa 6 5 4 3 2 1 0 SMOD GF1 GF0 PD IDL Bit gấp đụi tốc độ baud, nếu được set thỡ tốc độ baud sẽ tăng gấp đụi trong cỏc mode 1,2 và 3 của port nối tiếp Khụng định nghĩa Khụng định nghĩa Khụng định nghĩa Bit cờ đa dụng 1 Bit cờ đa dụng 0 Giảm cụng suất, được set để kớch hoạt mode giảm cụng suất, chỉ thoỏ khi reset Mode chờ, set để kớch hoạt mode chờ, chỉ thoỏt khi cú ngắt hoặc reset hệ thống 4. Bộ định thời Timer 4.1 Cỏc chế độ timer Chế độ 0, chế độ timer 13 bit. éể tương thớch với 8048 (cú trứớc 89S52) ba bit cao của TLX (TL0 và/hoăc TL1) khụng dựng Chế độ 1- chế độ timer 16 bit. Hoạt động như timer 16 bit đầy đủ. Cờ bỏo tràn là bit TFx trong TCON cú thể đọc hoặc ghi bằng phầm mềm. MSB của giỏ trị trong cỏc thanh ghi timer là bit 7 của THx và LBS là bit 0 của TLx. Cỏc thanh ghi timer (Tlx/THx) cú thể được đọc hoặc ghi bất cứ lỳc nào bằng phầm mềm. Chế độ 0- chế độ tự động nạp lại 8 bit. TLx hoạt động như một timer 8 bit, trong khi đú THx vẫn giữ nguyờn giỏ trị được nạp. Khi số đếm tràn tứ FFH đến 00H, khụng nhưừng cờ timer được set mà giỏ trị trong THx đồng thời được nạp vào TLx. Việc đếm tiếp tục từ giỏ trị này lờn đến FFH xuống 00H và nạp lại... chế độ này rất thụng dụng vỡ sự tràn timer xảy ra trong những khoảng thời gian nhất định và tuần hoàn một khi đó khởi động TMOD và THx. Chế độ 3- chế độ tỏch timer Timer 0 tỏch thành hai timer 8 bit (TL0 và TH0), TL0 cú cờ bỏo tràn là TF0 và TH0 cú cờ bỏo tràn là TF1. Timer 1 ngưng ở chế độ 3, nhưng cú thể được khởi động bằng cỏch chuyển sang chế độ khỏc. Giới hạn duy nhất là cờ bỏo tràn TF1 khụng cũn bị tỏc động khi timer 1 bị tràn vỡ nú đó được nối tới TH0. Khi timer 0 ở chế độ 3, cú thể cho timer 1 chạy và ngưng bằng cỏch chuyển nú ra ngoài và vào chế độ 3. Nú vẫn cú thể được sử dụng bởi port nối tiếp như bộ tạo tốc độ baund hoặc nú cú thể được sử dụng bằng bất cứ cỏch nào khụng cần ngắt (vỡ nú khụng cũn được nối với TF1). 4.2 Nguồn tạo xung nhịp Cú hai nguồn tạo xung nhịp cú thể cú, đượ chọn bằng cỏch ghi vào bit C/T (counter/timer) trong TMOD khi khởi động timer. Một nguồn tạo xung nhịp dựng cho định khoảng thời gian, cỏi khỏc cho đếm sự kiện. Nguồn xung tạo nhịp éịnh khoảng thời gian (interval timing) Nếu C/T =0 hoạ t động timer liờn tục được chọn và timer được dựng cho việc định khoảng thời gian. Lỳc đú, timer lấy xung nhịp từ bộ dao động trờn chip. Bộ chia 12 được thờm vào để giảm tần số xung nhịp đến giỏ trị thớch hợp cho phần lớn cỏc ứng dụng. Như vậy thạch anh 12 MHz sẽ cho tốc độ xung nhịp timer 1 MHz. Búa tràn timer xảy ra sau một số (cố địng) xung nhịp, phụ thuộc vào giỏ trị ban đầu được nạp vào cỏc thanh ghi timer TLx/THx. éếm sự kiện (Event counting) Nếu C/T=1, timer lấy xung nhịp từ nguồn bờn ngoài. Trong hầu hết cỏc ứng dụng nguồn bờn ngoài này cung cấp cho timer một xung kh xảy ra một "sự kiện ", timer dựng đếm sự kiện được xỏc định bằng phần mềm bằng cỏch đọc cỏc thanh ghi TLx/THx vỡ giỏ trị 16 bit trong cỏc thanh ghi này tăng thờm 1 cho mỗi sự kiện. Nguồn xung nhịp ngoài cú từ thay đổi chức năng của cỏc chõn port 3. Bit 4 của port 3 (P3.4) dựng làm ngừ vào tạo xung nhịp bờn trong timer 0 và được gọi là "T0". Và p3.5 hay "T1" là ngừ vào tạo xung nhịp cho timer 1. 4.3 Bắt đầu dừng và điều khiển cỏc hoạt động timer Phương phỏp mới đơn giản nhất để bắt đầu (cho chạy) và dừng cỏc timer là dựng cỏc bit điều khiển chạy :TRx trong TCON, TRx bị xúa sau khi reset hệ thống. Như vậy, cỏc timer theo mặc nhiờn là bị cấm (bị dừng). TRx được đặt lờn 1 bằng phần mềm để cho cỏc timer chạy. Cho chạy và dừng timer Vỡ TRx ở trong thanh ghi TCON cú địa chỉ bit, nờn dễ dàng cho việc điều khiển cỏc timer trong chương trỡnh. Vớ dụ : cho timer 0 chạy bằng lệnh : SETB TR0 và dừng bằng lệnh SETB TR0 Trỡnh biờn dịch sẽ thực hiện việc chuyển đổi ký hiệu cần thiết từ "TR0" sang địa chỉ bit đỳng. SETB TR0 chớnh xỏc giống như SETB 8CH. 4.4. Khởi động và truy xuất cỏc thanh ghi timer Thụng thường cỏc thanh ghi được khởi động một lần ở đầu chương trỡnh để đặt chế độ làm việc cho đỳng. Sau đú trong thõn chương trỡnh cỏc timer được cho chạy, dừng , cỏc bit cờ được kiểm tra và xúa, cỏc thanh ghi timer được đọc và cạp nhật... theo đũi hỏi của cỏc ứng dụng. TMOD là thanh ghi thứ nhất được khởi động vỡ nú đặt chế độ hoạt động. Vớ dụ cỏc lệnh sau khi khởi động timer 1 như timer 16 bit (chế độ 1) cú xung nhịp từ bộ dao động trờn chớp cho việc địng khoảng thời gian. MOV TMOD,#00010000B Lệnh này sẽ đặt M1=0 vả M0=1 cho chế độ 1, C/T=0 và GATE=0 cho xung nhịp nội và xúa cỏc bit chế độ timer 0. Dĩ nhiờn timer thật sự khụng bắt đầu định thời cho đến khi bit điều khiển chạy TR1 được đặt lờn 1. Nếu cần số đếm ban đầu, cỏc thanh ghi timer TL1/TH1 cũng phải được khởi động. Nhớ lại là cỏc timer đếm lờn và đặt cờ bỏo tràn khi cú sự truyển tiếp. FFFFH sang 0000H. - éọc timer đang chạy. Trong một số ứng dụng cần đọc giỏ trị trong cỏc thanh ghi timer đang chạy. Vỡ phải đọc 2 thanh ghi timer "sai pha" cú thể xẩy ra nếu byte thấp tràn vào byte cao giữa hai lần đọc. Giỏ trị cú thể đọc được khụng đỳng. Giải phỏp là đọc byte cao trước, kế đú đọc byte thấp rồi đọc byte cao lại một lần nữa. Nếu byte cao đó thay đổi thỡ lập lại cỏc hoạt động đọc. 8. Cỏc khoảng ngắn và cỏc khoảng dài Dóy cỏc khoảng thời gian cú thể định thờ